• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Es wird ein Hochspannungstransistor in einem Flash-Speicherbauelement zur Verfügung gestellt, mit: einem Source/Drain-Übergang einer DDD-Struktur, bestehend aus einer Hochkonzentrationsstörstellenregion und einer die Hochkonzentrationsstörstellenregion umgebenden Niedrigkonzentrationsstörstellenregion, wobei die Hochkonzentrationsstörstellenregion parallel mit einer Gate-Elektrode in einem Abstand gebildet wird, welcher durch einen Ort aufgespannt wird, in welchem ein Kontaktloch gebildet wird, und eine rechteckige Form aufweisend, deren Weite die gleiche ist oder größer ist als die des Kontaktlochs, und deren Länge die gleiche ist oder kleiner ist als die einer aktiven Region, durch welche sich die Gate-Elektrode erstreckt. Dementsprechend werden eine Stromdichte, die die Gate-Elektrode passieren soll, die dem Abschnitt des Kontaktlochs benachbart ist, und eine Stromdichte, die die Gate-Elektrode an einem Abschnitt passieren soll, wo das Kontaktloch nicht gebildet werden kann, gleichförmig. Ein gleichförmiger und konstanter Sättigungsstrom kann unabhängig von der Anzahl der Kontaktlöcher erhalten werden.
    公开号:DE102004028138A1
    申请号:DE102004028138
    申请日:2004-06-10
    公开日:2005-06-23
    发明作者:Hee Hyun Seongnam Chang；Yong Wook Icheon Kim；Dong Kee Icheon Lee
    申请人:SK Hynix Inc；
    IPC主号:H01L21-8247
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich auf einen Hochspannungstransistorin einem Flash-Speicherbauelement und insbesondere auf einen Hochspannungstransistorin einem Flash-Speicherbauelement, welches einen gleichförmigen undkonstanten Sättigungsstromerzielen kann, unabhängigvon der Anzahl von Kontaktlöchernin einem Source/Drain-Übergangmit einer doppeldiffundierten Drain-(im Folgenden als „DDD" bezeichnet)Struktur,die aus einer hochkonzentrierten Störstellenregion besteht undaus einer niedrigkonzentrierten Störstellenregion besteht, diedie hochkonzentrierte Störstellenregionumgibt.
    [0002] Halbleiterspeicherbauelementekönnenklassifiziert werden in Direktzugriffsspeicher (RAM) Produkte, dievolatil sind, die mit der Zeit Daten verlieren und die schnell auszulesenund zu beschreiben sind, wie etwa dynamische Direktzugriffsspeicher(DRAM) und statische Direktzugriffsspeicher (SRAM), und in Nur-Lese-Speicher(ROM) Produkte, die Daten behalten, sobald sie eingegeben werden,die jedoch langsam auszulesen und zu beschreiben sind. Bei diesenROM-Produkten besteht ein ansteigender Bedarf für ein elektrisch löschbaresund programmierbares ROM (EEPROM) oder einen Flash-Speicher, inden Daten elektrisch eingegeben bzw. von dem Daten elektrisch ausgegebenwerden können.Das Flash-Speicherbauelement ist eine fortgeschrittene Version desEEPROM, welches elektrisch mit hoher Geschwindigkeit gelöscht werdenkann, wobei es nicht von einer Schaltungsplatine entfernt wird.Das Flash-Speicherbauelementhat Vorteile darin, dass die Herstellungskosten pro Einheitsspeicheraufgrund einer einfachen Speicherzellenstruktur niedrig sind unddass eine Auffrischfunktion zum Erhalten der Daten nicht notwendigist. Der Flashspeicher ist jedoch darin nachteilig, dass eine Daten-Lese-und -Löschrate,einige 100 μsbis einige ms, signifikant niedriger ist als die einige 10 ns vonRAM-Produkten.
    [0003] Wennman ein Flash-Speicherbauelement in Bezug auf die Schaltung betrachtet,dann ist die Betriebsgeschwindigkeit hoch, da jede Speicherzelle unabhängig gesteuertwerden kann. Die Flash-Speicherzelle kann klassifiziert werden ineinen NOR-Typ, der einen großenZellenbereich aufweist, da alle zwei Zellen ein Kontakt notwendigist, und in einen NAND-Typ, der bezüglich eines höheren Gradesder Integration vorteilhaft ist, da einige Speicherzellen als einBündelgesteuert werden können.
    [0004] Ineinem NAND-Typ-Flash-Speicherbauelement weist ein Zellentransistor,der durch eine externe periphere Schaltung betrieben wird, eineStruktur auf, in welcher ein erstes Gate, welches ein floated Gateist, und ein zweites Gate, welches das erste Gate steuert, gestapeltsind. Eine Programmoperation einer Zelle wird ausgeführt, wenneinige heißeKanalelektronen in das erste Gate durch eine Tunneloxidschicht mittelsFowler-Nordheim (F-N) Tunneln oder einer heißen Elektroneninjektion injiziertwerden. Um eine derartige Programmoperation auszuführen, wirdeine Spannung von 0 V an ein Bulk-Substrat angelegt und eine Spannungvon 20 V oder darüberan das zweite Gate angelegt, welches als eine Wortleitung einerZellenanordnung zur Verfügunggestellt wird. In diesem Zustand wird eine Spannung von 10 MV/cmoder darüberan beiden Enden der Tunneloxidschicht eingeführt, so dass Elektroden vondem Substrat in das erste Gate injiziert werden. Gleichzeitig wird,um eine Löschoperationder Zelle durchzuführen,eine Spannung von 0 V an dem zweiten Gate und eine Spannung von –20 V andem Bulk-Substrat angelegt, so dass in das erste Gate injizierteElektronen in Richtung auf das Substrat durch eine Spannungsdifferenzzwischen dem ersten Gate und dem Substrat entladen werden.
    [0005] Somitbenötigtdas NAND-Typ-Flashspeicherbauelement eine externe Schaltung zum Treibender Zelle. Diese Schaltung besteht aus einem Transistor mit einerhohen Spannungsübergangszusammenbruchsspannungvon etwa 20 V oder darüber.Eine hohe Spannung, die durch einen solchen Transistor erzeugt wird,wird entlang der Energieleitung, die aus einem Leiter, wie etwaeinem Metall hergestellt ist, zu der Wortleitung der als das zweiteGate verwendeten Zellenanordnung transferiert, wodurch die Zelleprogrammiert wird. Wie oben beschrieben ist, ist der Prozess desHerstellens des Transistors zum Bilden der Hochspannungsübergangsdurchbruchsspannungund zum Transferieren der hohen Spannung zu der Wortleitung sehrwichtig. Solch ein Transistor wird normalerweise als „Hochspannungstransistor" bezeichnet und wirdin einem Bereich gebildet, der sich von einem Niederspannungstransistorunterscheidet, dessen Betriebsspannung etwa bei Vcc liegt.
    [0006] 1 ist ein Layout, welcheseinen Hochspannungstransistor in einem NAND-Typ-Flash-Speicherbauelementeines Standes der Technik zeigt, 2 istein Querschnitt entlang der Linie II-II' in 1,der den Hochspannungstransistor illustriert, und 3 ist ein Querschnitt entlang der LinieIII-III' in 1, der den Hochspannungstransistorillustriert.
    [0007] Gemäß den 1, 2 und 3 wirdeine Isolationsschicht 12 in einem bestimmten Bereich eines Halbleitersubstrats 11 mittelseines gemeinsamen Isolationsprozesses gebildet, wodurch eine aktive Regiondefiniert wird, in welcher ein Zellentransistor, ein Hochspannungstransistor,ein Niedrigspannungstransistor usw. gebildet werden. Es sei jedochangemerkt, dass in den Zeichnungen zur Vereinfachung nur die aktiveRegion dargestellt, in welcher der Hochspannungstransistor gebildetwerden wird. Eine Threshold-Spannungssteuerschicht wird auf dem Halbleitersubstrat 11 inder aktiven Region durch Injizieren eines Störstellenions gebildet, um dieThreshold-Spannung eines Kanaltransistors zu optimieren. Eine Gate-Isolationsschicht 13 wirddann auf der sich ergebenden Oberfläche gebildet. Nachdem ein leitendesMaterial, wie etwa Polysilizium, in welches eine Störstelledotiert ist, auf der Gate-Isolationsschicht 13 abgeschiedenist, wird das Material durch einen photolithografischen Prozessstrukturiert, wodurch eine Gate-Elektrode 14 gebildet wird.Eine Niedrigkonzentrationsstörstellenregion 20 wirdin einem Halbleitersubstrat an beiden Seiten der Gate-Elektrode 14 mittelseines Niedrigkonzentrationsstörstellenionenimplantationsprozesses.Die Niedrigkonzentrationsstörstellenregion 20 wirdunter Verwendung eines Störstellenionsgebildet, welches einen anderen leitenden Typ aufweist, als dasHalbleitersubstrat 11. Eine Zwischenschichtisolationsschicht 14 wirddann auf der gesamten Struktur einschließlich der Niedrigkonzentrations störstellenregion 20 gebildet.Ein Abschnitt der Zwischenschichtisolationsschicht 15 wirdgeätzt,um ein Kontaktloch 16 zu bilden, durch welches ein zentralerAbschnitt der Niedrigkonzentrationsstörstellenregion 20 exponiert wird.Der Grund, warum das Kontaktloch 16 an dem zentralen Abschnittder Niedrigkonzentrationsstörstellenregion 20 gebildetwird, ist der, dass eine Übergangszusammenbruchsspannungangehoben werden kann, wenn der Abstand zwischen einer Hochkonzentrationsstörstellenregion,die späterzu bilden ist, und der Gate-Elektrode 14 undder Abstand zwischen der Niedrigkonzentrationsstörstellenregion und der Isolationsschicht 12 konstantgehalten werden. Anschließendwird ein Störstellenioneiner höherenKonzentration als in der Niedrigkonzentrationsstörstellenregion 20 indie durch das Kontaktloch 16 exponierte Niedrigkonzentrationsstörstellenregion 20 mittelseines Füllmaskierungsprozessesund eines Füllionenimplantationsprozessesimplantiert, so dass eine Hochkonzentrationsstörstellenregion 21 in derNiedrigkonzentrationsstörstellenregion 20 gebildetwird. Ein Source/Drain-Übergang 221 einer DDD-Strukturmit einer Hochkonzentrationsstörstellenregion 21 undder Niedrigkonzentrationsstörstellenregion 20,die die Hochkonzentrationsstörstellenregion 21 umgibt,wird somit vervollständigt.Zu diesem Zeitpunkt wird die Hochkonzentrationsstörstellenregion 21 unterVerwendung eines Störstellenion mitdemselben leitenden Typ wie die Niedrigkonzentrationsstöstellenregion 20 gebildet.Ein leitendes Material, wie etwa Polysilizium, Wolfram etc., wirdin das Kontaktloch 16 gefüllt, um einen Kontaktpfropfen 17 zubilden. Eine Metallleitung 18, die elektrisch mit dem Kontaktpfropfen 17 verbundenist, wird auf der Zwischenschichtisolationsschicht 15 gebildet.
    [0008] ImAllgemeinen weist der Transistor im Falle eines in einem NAND-Typ-Flash-Speicherbauelementverwendeten Hochspannungstransistors die Eigenschaft auf, dass derSättigungsstrom,wie in 4 dargestellt,reduziert wird, wenn die Anzahl der Abschnitte, die den Source/Drain-Übergang 221 kontaktieren,zahlreich wird, d.h. die Anzahl der Kontaktlöcher 16 hoch wird. 4 ist ein Graph, der gezeigt wird,um eine Sättigungsstromeigenschaftzu erklären,die von der Anzahl von Kontaktlöchernin einem typischen Hochspannungstransistor abhängt. Tatsächlich wird in einem Hochspannungstransistor,der in einer Seitenpufferschaltung in einem NAND-Typ-Flashspeicherbauelementverwendet wird, nur ein Kontaktloch 16 in dem Source/Drain-Übergang 221 gebildet,wie in 1 dargestelltist. Ein Gesamtbereich des Source/Drain-Übergangs 221 kann mindestensdrei Kontaktlöcheraufweisen. In dem in der Seitenpufferschaltung verwendeten Hochspannungstransistorist es jedoch schwierig, zusätzlichandere Kontaktlöcherzu bilden, da die Metallleitung 18 den Hochspannungstransistorbereichnicht passieren kann. Da ein Kontaktloch 16 an dem zentralenAbschnitt des Source/Drain-Übergangs 221 gebildetwird, ist somit eine Stromdichte, um die Gate-Elektrode 14 zupassieren, an ihrem Zentrum hoch und in Richtung ihrer Ränder niedrig.In dem Hochspannungstransistor, der in der Seitenpufferschaltungverwendet wird, wird demnach die Stromdichte zum Passieren der Gate-Elektrode unregelmäßig. Daherkann nicht nur kein konstanter Sättigungsstromerreicht werden, sondern die Leistungsfähigkeit eines Bauelements istebenfalls verschlechtert und es tritt ein Fehler in der Designsimulationauf, verursacht durch die Reduktion in dem Sättigungsstrom.
    [0009] Dievorliegende Erfindung zielt auf einen Hochspannungstransistor ineinem Flashspeicherbauelement, welches einen gleichförmigen undkonstanten Sättigungsstromunabhängigvon der Anzahl von Kontaktlöchernin einem Source/Drain-Übergang einerDDD-Struktur erreichen kann, welche einen Hochkonzentrationsstörstellenbereichund einen den Hochkonzentrationsstörstellenbereich umgebenden Niedrigkonzentrationsstörstellenbereichaufweist.
    [0010] Gemäß einerbevorzugten Ausführungsform dervorliegenden Erfindung wird zur Verfügung gestellt ein Hochspannungstransistor,mit einer Hochkonzentrationsstörstellenregion,die parallel mit einer Gate-Elektrode in einem Abstand gebildetwird, welcher durch einen Ort aufgespannt wird, in dem ein Kontaktlochin einem Source/Drain-Übergangeiner DDD-Struktur gebildet werden wird, welche aus einer Hochkonzentrationsstörstellenregionund einer die Hochkonzentrationsstörstellenregion umgebenden Niedrigkonzentrationsstörstellenregionbesteht.
    [0011] Hierweist die Hochkonzentrationsstörstellenregioneine rechteckige Form auf, dessen Weite die gleiche ist oder größer ist,als die des Kontaktlochs und dessen Länge die gleiche ist oder kleiner istals die einer aktiven Region, durch welche die Gate-Elektrode hindurchtritt.
    [0012] Gemäß eineranderen bevorzugten Ausführungsformder Erfindung wird zur Verfügunggestellt ein Hochspannungstransistor, einschließlich einer Gate-isolierendenSchicht, die auf einem Halbleitersubstrat in einer aktiven Regiongebildet wird, die durch eine Isolationsschicht definiert ist; einerauf der Gate-Isolationsschichtgebildeten Gate-Elektrode; einer in dem Halbleitersubstrat an beidenSeiten der Gate-Elektrode gebildeten Niedrigkonzentrationsstörstellenregion;einer von der Gate-Elektrode durch einen gegebenen Abstand beabstandeteHochkonzentrationsstörstellenregion,wobei die Hochkonzentrationsstörstellenregionparallel zu der Gate-Elektrode ist; einer auf dem gesamten Substrateinschließlichder Hochkonzentrationsstörstellenregiongebildeten Zwischenschichtisolationsschicht; einem in der Zwischenschichtisolationsschichtgebildetem Kontaktloch, dessen Boden ein Abschnitt der Zwischenschichtisolationsschichtwird; einem Kontaktpfropfen, der durch Füllen des Kontaktloches miteinem leitenden Material gebildet wird; und einer Metallleitung, dieelektrisch mit dem Kontaktpfropfen verbunden ist und auf der Zwischenschichtisolationsschichtgebildet ist.
    [0013] Inder obigen Ausführungsformist die Hochkonzentrationsstörstellenregionumgeben durch die Niedrigkonzentrationsstörstellenregion, und weist einerechteckige Form auf, dessen Weite die gleiche ist oder größer istals die des Kontaktloches und dessen Länge die gleiche ist oder kleinerist als die einer aktiven Region, durch welche die Gate-Elektrodehindurchtritt.
    [0014] 1 istein Layout, welches einen Hochspannungstransistor in einem NAND-Typ-Flash-Speicherbauelementeines Standes der Technik zeigt;
    [0015] 2 istein Querschnitt entlang der Linie II-II' in 1, welcherden Hochspannungstransistor zeigt;
    [0016] 3 istein Querschnitt entlang der Linie III-III' in 1, welcherden Hochspannungstransistor zeigt;
    [0017] 4 istein Graph, der dargestellt ist, um eine Sättigungsstromeigenschaft zuerklären,die von der Anzahl von Kontaktlöchernin einem typischen Hochspannungstransistor abhängt;
    [0018] 5 istein Layout, welches einen Hochspannungstransistor in einem NAND-Typ-Flash-Speicherbauelementgemäß einer Ausführungsformder vorliegenden Erfindung darstellt;
    [0019] 6 istein Querschnitt entlang der Linie VI-VI' in 5, welcherden Hochspannungstransistor zeigt; und
    [0020] 7 istein Querschnitt entlang der Linie VII-VII' in 5, welcherden Hochspannungstransistor zeigt.
    [0021] Eswerden nun die bevorzugten Ausführungsformengemäß der vorliegendenErfindung mit Bezug auf die begleitenden Zeichnungen beschrieben.Da die bevorzugten Ausführungsformenzur Verfügunggestellt werden, um dem Durchschnittsfachmann zu ermöglichen,die vorliegende Erfindung zu verstehen, können sie auf vielfältige Artund Weise verändertwerden und der Schutzbereich der vorliegenden Erfindung ist durchdie im Folgenden beschriebenen bevorzugten Ausführungsformen nicht beschränkt.
    [0022] Darüber hinauskann die eine Schicht die andere Schicht oder das Halbleitersubstratdirekt kontaktieren, wenn beschrieben wird, dass eine Schicht „auf" der anderen Schichtoder einem Halbleitersubstrat ist. Andererseits kann eine dritteSchicht zwischen der einen Schicht und der anderen Schicht oderdem Halbleitersubstrat liegen. In der Zeichnung sind die Dicke unddie Größe jederSchicht vergrößert dargestellt,um die Erklärungund die Klarheit zu erleichtern. Gleiche Bezugszeichen werden verwendet,um die gleichen oder ähnlicheTeile zu bezeichnen.
    [0023] 5 istein Layout, welches einen Hochspannungstransistor in einem NAND-Typ-Flash-Speicherbauelementgemäß einer Ausführungsformder vorliegenden Erfindung darstellt, 6 ist einQuerschnitt entlang der Linie VI-VI' in 5, die denHochspannungstransistor darstellt, und 7 ist einQuerschnitt entlang der Linie VII-VII' der 5, die denHochspannungstransistor darstellt.
    [0024] Gemäß den 5, 6 und 7 wird eineIsolationsschicht 52 in einer vorgegebenen Region einesHalbleitersubstrats 51 mittels eines gemeinsamen Isolationsprozessesgebildet, wodurch eine aktive Region definiert wird, in welcherein Zellentransistor, ein Hochspannungstransistor, ein Niedrigspannungstransistorusw. gebildet werden. In den Zeichnungen wird jedoch nur eine aktiveRegion dargestellt, in welcher ein Hochspannungstransistor gebildetwerden wird. Eine Threshold-Spannungssteuerschicht wird auf demHalbleitersubstrat 51 in der aktiven Region durch Injiziereneines Störstellenionsgebildet, um die Threshold-Spannung eines Kanaltranistors zu optimieren.Eine Gate-Isolationsschicht 53 wirddann auf der resultierenden Oberfläche gebildet. Nachdem ein leitendesMaterial, wie etwa Polysilizium, in welchem eine Unreinheit dotiert ist,auf der Gate-Isolationsschicht 53 abgeschieden wurde, wirddas Material durch einen photolithographischen Prozess strukturiert,um eine Gate-Elektrode 54 zubilden. Eine Niedrigkonzentrationsstörstellenregion 60 wirdauf dem Halbleitersubstrat 51 an beiden Seiten der Gate-Elektrode 54 mittelseines Niedrigkonzentrationsstörstellenionenimplantationsprozessesgebildet. Zu diesem Zeitpunkt wird die Niedrigkonzentrationsstörstellenregion 60 unterVerwendung eines Störstellenionsmit einem anderen leitenden Typ als der des Halbleitersubstratsgebildet. In dem Fall, in dem der Hochspannungstransistor ein NMOS-Transistorist, wird die Niedrigkonzentrationsstörstellenregion 60 durchImplantieren von Phosphor (P) als eine N-Typ-Störstelle mit einer Energie von60 bis 70 keV in einer Dosis von 3E12 bis 5E12 Atomen/cm2 gebildet.
    [0025] EineHochkonzentrationsstörstellenregion 61 schließt einenzentralen Abschnitt der Niedrigkonzentrationsstörstellenregion 60,d.h. einen Ort eines Abschnittes, in dem ein Kontaktloch durch einen nachfolgendenProzess gebildet werden wird. Zu diesem Zeitpunkt wird die Hochkonzentrationsstörstellenregion 61 parallelmit der Gate-Elektrode in einem Abstand gebildet, der durch einenOrt erzeugt wird, wo das Kontaktloch in einer rechteckigen Formgebildet werden wird, deren Weite gleich oder größer ist als die des Kontaktlochsund deren Län gegleich oder kleiner ist als die einer aktiven Region, durch welche dieGate-Elektrode 54 hindurchtritt.Ein Source/Drain-Übergang 661 einerDDD-Struktur, die auf einer Hochkonzentrationsstörstellenregion 61 und derdie Hochkonzentrationsstörstellenregion 61 umgebendenNiedrigkonzentrationsstörstellenregion 60 besteht,wird dann gebildet. Zu diesem Zeitpunkt wird die Hochkonzentrationsstörstellenregion 61 unter Verwendungeines Störstellenionsdes gleichen leitenden Typs wie der Niedrigkanzentrationsstörstellenregion 60 gebildet.In dem Fall, in dem der Hochspannungstransistor ein NMOS-Transistorist, wird die Hochkonzentrationsstörstellenregion 61 durch Implantierenvon Arsen (As) als eine N-Typ-Verunreinigungmit einer Energie von 20 bis 30 keV in einer Dosis von 2E15 bis5E15 Atomen/cm2 gebildet. Der Grund, warum die Hochkonzentrationsstörstellenregion 61 parallelmit der Gate-Elektrode in einem bestimmten Abstand von der Gate-Elektrode 54 gebildetwird, liegt darin, dass eine Stromdichte gleichförmig gemacht werden soll, umdie gesamte Region der Gate-Elektrode 54 unabhängig vonder Anzahl und dem Ort von späterzu formenden Kontaktlöchernzu passieren, währenddie Eigenschaften einer Übergangszusammenbruchsspannungdurch Konstanthalten des Abstands zwischen der Hochkonzentrationsstörstellenregion 61 undder Gate-Elektrode 54 und des Abstands zwischen der Hochkonzentrationsstörstellenregionund der Isolationsschicht 52 verbessert werden.
    [0026] EineZwischenschichtisolationsschicht 55 wird auf der gesamtenStruktur einschließlichdes Source/Drain-Übergang 661 gebildet.Ein Abschnitt der Zwischenschichtisolationsschicht 55 wirdgeätzt, umein Kontaktloch 56 zu bilden, durch welches ein Abschnittder Hochkonzentrationsstörstellenregion 61 exponiertwird. Ein leitendes Material, wie etwa Polysilizium, Wolfram etc.,wird in das Kontaktloch 56 gefüllt, wodurch ein Kontaktpfropfen 57 gebildetwird. Eine Metallleitung 58, die elektrisch mit dem Kontaktpfropfen 57 verbundenist, wird auf der Zwischenschichtisolationsschicht 55 gebildet.
    [0027] Wieaus dem Stand der Technik wohl bekannt ist, weist ein in einem NAND-Typ-Flash-Speicherbauelementverwendeter Hochspannungstransistor die Eigenschaft auf, dass umsogrößer einAbschnitt ist, der einen Source/Drain-Übergangkontaktiert, je kleiner der Sättigungsstromist. In dem NAND-Typ-Flash-Speicherbauelement,kann eine Metallleitung eines in einer Seitenpuffer schaltung verwendetenHochspannungstransistors eine Hochspannungstransistorregion nichtpassieren. Es ist daher schwierig, eine große Anzahl von Kontaktlöchern inder Source/Drain-Region zu bilden. Um aus diesem Grund auftretendeProbleme zu lösen,wird, gemäß der vorliegendenErfindung, in dem Source/Drain-Übergang 661 der DDD-Struktur,die aus der Hochkonzentrationsstörstellenregion 61 undder die Hochkonzentrationsstörstellenregion 61 umgebendenNiedrigkonzentrationsstörstellenregion 60 besteht,die Hochkonzentrationsstörstellenregion 61 einesniedrigen Widerstands parallel mit der Gate-Elektrode 54 in einem Abstand gebildet,der durch den Ort erzeugt wird, wo das Kontaktloch 56 ineiner rechteckigen Form gebildet werden wird, deren Weite die gleicheist oder größer ist alsdie des Kontaktlochs 56. Demnach werden die Stromdichte,die die Gate-Elektrode 54, die zu dem Abschnitt des Kontaktlochs 56 benachbartist, passieren soll, und die Stromdichte, die die Gate-Elektrode 54 aneinem Abschnitt passieren soll, in dem das Kontaktloch 56 nichtgebildet werden kann, gleichförmigwerden. Es ist daher möglich,einen gleichförmigenund konstanten Sättigungsstromunabhängig vonder Anzahl der Kontaktlöcher 56 zuerreichen.
    [0028] Gemäß der obenbeschriebenen vorliegenden Erfindung wird eine Hochkonzentrationsstörstellenregioneines niedrigen Widerstands parallel mit einer Gate-Elektrode gebildet.Daher weist die vorliegende Erfindung die Auswirkung auf, dass sienicht nur die Zuverlässigkeitund elektrischen Eigenschaften eines Bauelements verbessern kann,da ein im Allgemeinen gleichförmigerund konstanter Sättigungsstromerzielt werden kann, sondern ebenfalls auch die Produktivität verbessernkann, da bestehende Lochmasken- und Lochionenimplantationsprozesseweggelassen werden können.
    [0029] Obwohldie vorstehende Beschreibung mit Bezug auf die bevorzugten Ausführungsformenvorgenommen werde, sei klargestellt, dass Veränderungen und Modifikationender vorliegenden Erfindung durch den Durchschnittsfachmann vorgenommen werdenkönnen,ohne dass der Geist und der Schutzbereich der vorliegenden Erfindungund der anhängendenAnsprücheverlassen wird.
    权利要求:
    Claims (8)
    [1] Hochspannungstransistor mit: einem Source/Drain-Übergangeiner DDD-Struktur, die aus einer Hochkonzentrationsstörstellenregion undaus einer die Hochkonzentrationsstörstellenregion umgebenden Niedrigkonzentrationsstörstellenregionbesteht, wobei die Hochkonzentrationsstörstellenregion parallel miteiner Gate-Elektrode in einem Abstand gebildet wird, der durch einenOrt aufgespannt wird, in welchem ein Kontaktloch gebildet wird.
    [2] Hochspannungstransistor nach Anspruch 1, wobei dieHochkonzentrationsstörstellenregioneine rechteckige Form aufweist, deren Weite die gleiche ist odergrößer istals die des Kontaktlochs und deren Länge die gleiche ist oder kleinerist als die einer aktiven Region, durch welche sich die Gate-Elektrode erstreckt.
    [3] Hochspannungstransistor nach Anspruch 1, wobei dieNiedrigkonzentrationsstörstellenregion durchImplantieren von Phosphor (P) mit einer Energie von 60 bis 70 keVin einer Dosis von 3E12 bis 5E12 Atomen/cm2 gebildetwird.
    [4] Hochspannungstransistor nach Anspruch 1, wobei dieHochkonzentrationsstörstellenregiondurch Implantieren von Arsen (As) mit einer Energie von 20 bis 30keV in einer Dosis von 2E15 bis 5E15 Atomen/cm2 gebildetwird.
    [5] Hochspannungstransistor mit: einer auf einemHalbleitersubstrat in einer aktiven Region, definiert durch eineIsolationsschicht, gebildeten Gate-Isolationsschicht; einerauf der Gate-Isolationsschicht gebildeten Gate-Elektrode; einerin dem Halbleitersubstrat an beiden Seiten der Gate-Elektrode gebildetenNiedrigkonzentrationsstörstellenregion; einerdurch einen vorgegebenen Abstand von der Gate-Elektrode beabstandetenHochkonzentrationsstörstellenregion,wobei die Hochkonzentrationsstörstellenregionparallel zu der Gate-Elektrode ist; eine auf der gesamten Struktureinschließlichder Hochkonzentrationsstörstellenregiongebildeten Zwischenschichtisolationsschicht; einem in der Zwischenschichtisolationsschichtgebildetem Kontaktloch, dessen Boden ein Abschnitt der Zwischenschichtisolationsschichtwird; ein durch Füllendes Kontaktlochs mit einem leitenden Material gebildeter Kontaktpfropfen;und einer elektrisch mit dem Kontaktpfropfen verbundene undauf der Zwischenschichtisolationsschicht gebildeten Metallleitung.
    [6] Hochspannungstransistor nach Anspruch 5, wobei dieHochkonzentrationsstörstellenregiondurch die Niedrigkonzentrationsstörstellenregion umgeben ist,und eine rechteckige Form aufweist, deren Weite die gleiche istoder größer istals die des Kontaktlochs und deren Länge die gleiche ist oder kleinerist als die einer aktiven Region, durch welche sich die Gate-Elektrodeerstreckt.
    [7] Hochspannungstransistor nach Anspruch 5, wobei dieNiedrigkonzentrationsstörstellenregion durchImplantieren von Phosphor (P) mit einer Energie von 60 bis 70 keVin einer Dosis von 3E12 bis 5E12 Atomen/cm2 gebildetwird.
    [8] Hochspannungstransistor nach Anspruch 5, wobei dieHochkonzentrationsstörstellenregiondurch Implantieren von Arsen (As) mit einer Energie von 20 bis 30keV in einer Dosis von 2E15 bis 5E15 Atomen/cm2 gebildetwird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US6034896A|2000-03-07|Method of fabricating a fast programmable flash E2 PROM cell
    US5300802A|1994-04-05|Semiconductor integrated circuit device having single-element type non-volatile memory elements
    US5872732A|1999-02-16|Nonvolatile memory
    US6326265B1|2001-12-04|Device with embedded flash and EEPROM memories
    JP2951605B2|1999-09-20|Ｐｍｏｓ単一ポリ非揮発性メモリ構成体
    US5108939A|1992-04-28|Method of making a non-volatile memory cell utilizing polycrystalline silicon spacer tunnel region
    DE4016346C2|1994-10-27|Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
    US7122869B2|2006-10-17|Nonvolatile semiconductor memory device in which selection transistors and memory transistors have different impurity concentration distributions
    US6657893B2|2003-12-02|Nonvolatile semiconductor memory device and method for driving the same
    JP2670219B2|1997-10-29|不揮発性半導体メモリ装置の製造方法
    DE4219854C2|1994-09-29|Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
    US6774433B2|2004-08-10|Non-volatile memory device with diffusion layer
    US5835409A|1998-11-10|Compact page-erasable EEPROM non-volatile memory
    US5867425A|1999-02-02|Nonvolatile memory capable of using substrate hot electron injection
    KR100967255B1|2010-07-02|반도체 집적 회로 장치 및 반도체 집적 회로 장치의 제조방법
    US6249454B1|2001-06-19|Split-gate flash cell for virtual ground architecture
    US5943262A|1999-08-24|Non-volatile memory device and method for operating and fabricating the same
    EP0530644B1|1997-10-29|Nichtflüchtiger Speicher und Verfahren zu seiner Herstellung
    JP5241485B2|2013-07-17|Ｓｏｃ用途のための高密度トレンチ・ベース不揮発性ランダム・アクセスｓｏｎｏｓメモリ・セルの構造及びこれを製造する方法
    KR960016803B1|1996-12-21|불휘발성 반도체 메모리장치
    US7432552B2|2008-10-07|Body biasing structure of SOI
    US5891774A|1999-04-06|Method of fabricating EEPROM using oblique implantation
    US6670671B2|2003-12-30|Nonvolatile semiconductor memory device and manufacturing method thereof
    KR0126235B1|1997-12-29|전기적으로 정보의 소거 및 기록이 가능한 반도체 기억 장치 및 그의 제조방법
    US7092291B2|2006-08-15|Nonvolatile semiconductor memory device, charge injection method thereof and electronic apparatus
    同族专利:
    公开号 | 公开日
    KR20050048113A|2005-05-24|
    JP2005150677A|2005-06-09|
    US20050104123A1|2005-05-19|
    KR100538886B1|2005-12-23|
    US7034360B2|2006-04-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-10-27| 8127| New person/name/address of the applicant|Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
    2006-01-12| 8127| New person/name/address of the applicant|Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
    2007-06-28| 8110| Request for examination paragraph 44|
    2010-08-19| 8131| Rejection|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]